什么是M序列 [M 序列的硬件发生器]

刘明国 商子越 杨 刚

西南交通大学峨眉校区计算机与通信工程系四川峨眉 614202

【文章摘要】

本文对M 序列进行深入探讨,并简明扼要的阐述了M 序列的原理。基于Quartus II 9.0 软件平台,对设计的硬件发生器进行波形仿真。经比较可得:由M 序列的原理得出的结果与波形仿真的结果是一致的,从而验证了硬件发生器设计的正确性。最后,简要阐述了M 序列扩频码在实际中的应用。

【关键词】

M 序列;发生器;波形仿真

0 引言

移动通信凭借其建立迅速、灵活机动等特点,已经迅速受到人们的青睐;从而使处于地理位置隔离的人们仍能正常通信,可以更好的实现5W 目标。由于无线通信是开放式的发射和接收,使得无线信号在传播过程中存在巨大的安全隐患—— 截获和干扰(人为干扰和自然干扰);那么,必须采取有效的抗干扰措施来躲避截获和干扰。在CDMA 中采用扩频通信技术来实现抗截获和干扰,扩频通信技术在发送端以扩频码进行扩频调制,在接收端以相关解扩技术进行收信,这一过程使其具有诸多优良特性,如:抗干扰性能好、隐蔽性强、干扰小、易于实现码分多址等。由此,扩频码的好坏将直接影响扩频通信的质量,常用的扩频码有:m 序列、M 序列、Gold 序列、Walsh 码等。

1 M 序列简介

对于M 序列,是由非线性移位寄存器产生的码长为2n 的周期序列。M 序列已达到n 级移位寄存器所能达到的最长周期,其构造可以在m 序列的基础上来实现。m 序列包含2n1 个非零状态,缺少由0 组成的一个0 状态。因此,由m 序列构成M 序列时,只要在合适的位置插入一个n 个0 状态即可使m 序列由周期为2n1 增长至周期为2n 的M 序列。

经分析可得:0 状态应该插入在状态0…01 之后,使之出现0 状态,同时还必须是0 状态的后续为源m 序列状态后续10…0 即可。M 序列原理框图(以n 4 为例)如图1 所示。

M 序列的反馈逻辑函数为:

( 2)

已知0 状态的前续为0…01,0 状态的后续为10…0,则:

1)当D1 0,D2 0,D3 0 时,000 状态检测器输出为1,即根据反馈逻辑函数,

(3)

此时状态就变为:0000(全零状态);

2)当D1 0,D2 0,D3 0 时,000 状态检测器输出为1,即根据反馈逻辑函数,

( 4)

此时状态就变为:1000 ;

3)在上述分析过程中,状态由0001 → 0000 → 1000,这样便插入了0000 (全零状态)。

于是,根据图1 的M 序列发生器的电路原理图,假设输入初始状态为:0001, M 序列的状态表如表1 所示。

当CLK 17 时,D1D2D3D4 的状态回到初始状态0001,即当n 4 时,M 序列为: 1000 0100 1101 0111,此时周期P 16。

2 M 序列扩频码的硬件发生器

通过图1 给出的M 序列原理框图,并结合数字电子技术基础,设计出了M 序列扩频码的硬件发生器。在硬件发生器中, 采用D 触发器构成4 位移位寄存器,采用与非门构成000 状态检测器。在Quartus II 9.0 软件平台上进行硬件发生器波形仿真, 波形仿真结果如图2 所示:

从图2 可以看出,仿真得到的M 序列为:1000 0100 1101 0111,周期为P 16,与

图 1 M 序列原理框图

表 1 n 4,M 序列状态表

图 2 M 序列扩频码的硬件发生器仿真波形011

电子科技

Electronics Technology

电子制作


由原理得到的表1 的M 序列结果保持一致,从而验证了硬件电路设计的正确性。

如表2 所示,是n 4 时,M 序列(伪随机码)的游程特性。

表 2 n 4,M 序列的游程特性

经分析可得:M 序列性质如下:

1)M 序列的周期为P 2n,且在一个周期内,0 和1 的个数保持一致,即分别为2n-1 个;

2)在一个周期内共有2n-1 个游程,其中同样长度的0 游程和1 游程的个数相等。当1 ≤ k ≤ n-2 时,游程长度为k 的游程数占总游程数的1/2k。长度为n-1 的游程不存在,长度为n 的游程有2 个。

3)M 序列不再具有移位相加性,因而其自相关函数不再具有双值特性。

m 序列和M 序列数量的比较:

1)m 序列的总数为: 个;

2)迪步瑞茵—古德(de Bruijn-Good) 证明:用n 级移位寄存器产生的周期为P 2n 的M 序列共有个(其中包含了由m 序列加长的M 序列数量个), 且随着n 的增大,M 序列数量急剧地增加。表3 列出n 级m 序列和M 序列的数量。

表 3 m 序列与M 序列的数量比较

从表3 中可以看出,M 序列数量相当大,可供选择序列数多,因而在采用其作跳频和加密码时具有极强的抗侦破能力。

3 结语

本文给出了M 序列扩频码的硬件发生器结构,在实际应用中,根据迪步瑞茵—古德(de Bruijn-Good,用n 级移位寄存器产生的周期为P 2n 的M 序列共有个,其中包含了由m 序列加长的M 序列数量个,且随着n 的增大,M 序列数量急剧地增加)可得,M 序列的数量远远比m 序列的数量大的多, M 序列作为系统地址码,用于信号同步、多址通信、扩频通信中,从而可大大提高系统的容量。

【参考文献】

[1] 韦惠民. 扩频通信技术及应用[M]. 西安: 西安电子科技大学出版社,2007.

[2] 潘松, 黄继业.EDA 技术与VHDL(第四版)[M]. 北京: 清华大学出版社,2013.

[3] 冯鑫儒, 杨刚. 相对码编译码器的软硬件设计[J]. 中国新通信,2014,24:115-117.

【作者简介】

刘明国(1992—)、男、汉,四川省资阳市、西南交通大学在读本科生、计算机通信。